An apparatus comprising a plurality of register logic circuits, a core circuit, a memory circuit, and a plurality of logic circuits. The register logic circuits may each be configured to generate a first logic signal in response to (i) an input data signal, (ii) a second logic signal, (iii) a first clock signal and (iv) a second clock signal. The core circuit may be configured to generate a plurality of data signals and a first control signal in response to the first logic signals and a second control signal. The memory may be configured to present the second control signal to the core circuit. The logic circuits may each be configured to present the second logic signal in response to the first logic signal and the data signals. An embedded FPGA core may be enabled to provide an interconnect to a chip. Additionally, software may enable a wide variety of features including bug fixes and product variations, all without changing the silicon.

Een apparaat bestaand uit een meerderheid van de kringen van de registerlogica, een kernkring, een geheugenkring, en een meerderheid van logicakringen. De kringen van de registerlogica kunnen elk worden gevormd om een eerste logicasignaal in antwoord op (i) een signaal van inputgegevens te produceren, (ii) een tweede logicasignaal, (iii) een eerste kloksignaal en (iv) een tweede klok signaleren. De kernkring kan worden gevormd om een meerderheid van gegevenssignalen en een eerste controlesignaal in antwoord op de eerste logicasignalen en een tweede controlesignaal te produceren. Het geheugen kan worden gevormd om het tweede controlesignaal aan de kernkring voor te stellen. De logicakringen kunnen elk worden gevormd om het tweede logicasignaal in antwoord op het eerste logicasignaal en de gegevenssignalen voor te stellen. Een ingebedde kern FPGA kan worden toegelaten om interconnect aan een spaander te verstrekken. Bovendien, kan de software een grote verscheidenheid van eigenschappen met inbegrip van insectenmoeilijke situaties en productvariaties, allen toelaten zonder het silicium te veranderen.

 
Web www.patentalert.com

< (none)

< Location based timing scheme in memory design

> Method for modifying placement of components of an integrated circuit by analyzing resources of adjacent components

> (none)

~ 00041