A process and system for placement planning for test mode circuitry of an integrated circuit design. The novel method includes the steps of partitioning a scan chain of a netlist into sets of re-orderable scan cells. The netlist is passed to layout processes and therein the scan cells of the scan chain are re-ordered based on the sets. According to one embodiment of the present invention, the scan-chain is partitioned into a number of different sets based the respective clock domains, edge sensitivity types skew tolerance levels, surrounding cone logic, reconfigurability and simultaneous output switching requirements of the scan cells. Data representative of the resulting sets are then provided to the place-and-route processes to be used as re-ordering limitations. Particularly, the re-ordering limitations restrict the rearrangement of scan cells among different sets. The placement and routing processes, however, are not restricted from rearranging the order of scan cells within the same set. The present invention thereby allows a better designed integrated circuit to be designed and fabricated.

Ein Prozeß und ein System für Plazierung Planung für Testmodusschaltkreis einer integrierten Schaltung entwerfen. Die Romanmethode schließt die Schritte des Verteilens einer Scan-Kette eines netlist in einsetzen der Re-bestellbaren Scan-Zellen ein. Das netlist wird zu den Planprozessen geführt und darin werden die Scan-Zellen der Scan-Kette gründeten auf den Sätzen neugeordnet. Entsprechend einer Verkörperung der anwesenden Erfindung, wird die Ablichtenkette in eine Anzahl von unterschiedlichen Sätzen gründete die jeweiligen Taktgebergebiete, die Randempfindlichkeit Arten Schieflauftoleranzniveaus, umgebende die Kegellogik, das reconfigurability und simultanen die Ausgang Schaltung Anforderungen der Scan-Zellen verteilt. Datenrepräsentant der resultierenden Sätze werden dann zu Platz-und-verlegen die als zur Verfügung gestellt Neuordnen verwendet zu werden Prozesse, von von Beschränkungen. Besonders schränken die neuordnenden Beschränkungen die Neuordnung der Scan-Zellen unter unterschiedlichen Sätzen ein. Die Plazierung und Wegewahlprozesse sind jedoch nicht vom Neuordnen des Auftrages der Scan-Zellen innerhalb des gleichen Satzes eingeschränkt. Die anwesende Erfindung erlaubt dadurch, eine bessere entworfene integrierte Schaltung wird entworfen zu werden und fabriziert.

 
Web www.patentalert.com

< (none)

< Method for modifying placement of components of an integrated circuit by analyzing resources of adjacent components

> Pattern forming method

> (none)

~ 00041