An apparatus and method for communication between a host CPU and a security co-processor are disclosed, in which a bus having a bi-directional data and command bus, a bi-directional control line, and a uni-directional clock line, is coupled to the CPU and to the co-processor. The bus supports data transfer between the CPU and the co-processor, including read operations and write operations, where each such operation includes a command phase, a data transfer phase, and an error check phase. The CPU and the co-processor have a dual master slave mode wherein either may be master of the bus, while the other is the slave. The bi-directional data and command bus carries command information from the master to the slave 10 during the command phase, and carries data from the master to the slave during the data transfer phase for a write operation, and from the slave to the master for a read operation. The bi-directional control line specifies the start and end of each transfer. The uni-directional clock line synchronously clocks both the bi-directional data and command bus and the bi-directional control line. Data is transferred a packet at a time; each packet consists of an octet of data, which 15 is transferred during 8 clocks. Flow control need only be applied once for each packet of data, and thus, only once per 8 clocks.

Een apparaat en een methode voor communicatie tussen een gastheer cpu en een veiligheidsco-processor worden onthuld, in wie een bus die een tweerichtingsgegevens en bevelbus, een tweerichtingscontrolelijn, en een eenrichtingskloklijn heeft, aan cpu en aan de co-processor wordt gekoppeld. De de gegevensoverdracht van bussteunen tussen cpu en de co-processor, met inbegrip van gelezen verrichtingen en schrijft verrichtingen, waar elke dergelijke verrichting een bevelfase, een fase van de gegevensoverdracht, en een fase van de foutencontrole omvat. Cpu en de co-processor hebben een dubbele hoofdslavenwijze waarin één van beiden meester van de bus kan zijn, terwijl andere de slaaf is. De tweerichtingsgegevens en bevelbus draagt bevelinformatie van de meester aan slaaf 10 tijdens de bevelfase, en draagt gegevens van de meester aan de slaaf tijdens de fase van de gegevensoverdracht voor schrijft verrichting, en van de slaaf aan de meester voor een gelezen verrichting. De tweerichtingscontrolelijn specificeert het begin en het eind van elke overdracht. De eenrichtingskloklijn klokt zowel synchroon de tweerichtingsgegevens als bevelbus en de tweerichtingscontrolelijn. Het gegeven wordt overgebracht een pakket tegelijkertijd; elk pakket bestaat uit een octet van gegevens, die 15 tijdens 8 klokken worden overgebracht. De controle van de stroom moet slechts eens voor elk pakket van gegevens, en zo, slechts eenmaal per 8 klokken worden toegepast.

 
Web www.patentalert.com

< (none)

< Method and apparatus for disabling power-on in a system requiring add-in modules

> System for combining requests associated with one or more memory locations that are collectively associated with a single cache line to furnish a single memory operation

> (none)

~ 00041