A method and apparatus for single cycle, cache line invalidation within a cache memory is described. The method includes enabling memory cells within a cache state array of the cache memory. An invalid state is then written to each memory cell within the cache state array of the cache memory. The enabling of the memory cells within the cache state array of the cache memory occurs during a first phase of a clock cycle. While the writing of the invalid state to each memory cell within the cache state array of the cache memory occurs during a second phase of the clock cycle. Consequently, cache line invalidation of each cache line within the cache memory occurs within a single clock cycle formed by the first phase of the clock cycle and the second phase of the clock cycle. In partial invalidation of the cache memory is possible by way-subdividing the cache state array or set-subdividing the cache state array. One shot or single cycle cache line invalidation reduces the total time required for invalidation of all cache lines within the cache memory to just a clock cycle. The implementation is simple with minimal changes to the cache array limited only to those cells that store the state information of the cache lines. Since many system operations necessitate invalidation of the entire cache, one-shot invalidation clearly improves the system performance with no significant impact on the die size.

Un método y un aparato para el solo ciclo, línea anulación del escondrijo dentro de una memoria de escondrijo se describe. El método incluye permitir las células de memoria dentro de un arsenal del estado del escondrijo de la memoria de escondrijo. Un estado inválido entonces se escribe a cada célula de memoria dentro del arsenal del estado del escondrijo de la memoria de escondrijo. El permitir de las células de memoria dentro del arsenal del estado del escondrijo de la memoria de escondrijo ocurre durante una primera fase de un ciclo de reloj. Mientras que la escritura del estado inválido a cada célula de memoria dentro del arsenal del estado del escondrijo de la memoria de escondrijo ocurre durante una segunda fase del ciclo de reloj. Por lo tanto, la línea anulación del escondrijo de cada línea del escondrijo dentro de la memoria de escondrijo ocurre dentro de un solo ciclo de reloj formado por la primera fase del ciclo de reloj y la segunda fase del ciclo de reloj. En la anulación parcial de la memoria de escondrijo es posible manera-subdividiendo el arsenal del estado del escondrijo o fijar-subdividiendo el arsenal del estado del escondrijo. Un tiro o la sola línea anulación del escondrijo del ciclo reduce el tiempo total requerido para la anulación de todas las líneas del escondrijo dentro de la memoria de escondrijo apenas a un ciclo de reloj. La puesta en práctica es simple con los cambios mínimos al arsenal del escondrijo limitado solamente a esas células que almacenen la información del estado de las líneas del escondrijo. Puesto que muchas operaciones de sistema hacen necesario la anulación del escondrijo entero, la anulación paso a paso mejora claramente el funcionamiento del sistema sin impacto significativo en el tamaño del dado.