A virtual logic system for solving satisfiability problems on reconfigurable hardware, such that the reconfigurable hardware can be used to solve problems much larger than its available capacity. In an illustrative embodiment, a set of reconfigurable hardware including a number of field programmable gate arrays (FPGAs) is configured to solve a satisfiability problem. The satisfiability problem is decomposed into a number of independent and disjoint subproblems, e.g., using a simple decomposition in conjunction with disjoint partitioning, such that each of the subproblems is implementable within a given one of the FPGAs without the need for any inter-FPGA communication. Each FPGA then independently determines a satisfiability indication for one of the subproblems. At least a subset of the FPGAs may each be used to process more than one of the subproblems.

Un sistema virtuale di logica per risolvere i problemi di satisfiability su fissaggi reconfigurable, tale che i fissaggi reconfigurable possono essere utilizzati per risolvere i problemi molto più grandi della relativa capienza disponibile. In un incorporamento illustrativo, un insieme di fissaggi reconfigurable compreso un certo numero di allineamenti di cancello programmabili del campo (FPGAs) è configurato per risolvere un problema di satisfiability. Il problema di satisfiability è decomposto in un certo numero di independent e disgiunge i problemi secondari, per esempio, usando una decomposizione semplice insieme con disgiunga dividere, tale che ciascuno dei problemi secondari è attuabile all'interno di dato del FPGAs senza l'esigenza di tutta la comunicazione inter-FPGA. Ogni FPGA allora determina indipendentemente un'indicazione di satisfiability per uno dei problemi secondari. Almeno un sottoinsieme del FPGAs può ciascuno essere usato per procedere più di uno dei problemi secondari.