A memory module test system with reduced driver output impedance. A test system includes a plurality of driver circuits, each of which is coupled to a transmission line on a loadboard. The loadboard includes a socket for insertion of the memory module to be tested. A test signal is generated and driven onto a transmission line by a driver circuit. A duplicate test signal is driven by a separate driver circuit onto a separate transmission line. The transmission lines carrying the test signal and duplicate test signal are electrically shorted on the loadboard. Electrically shorting these transmission lines effectively reduces their impedance by half. Multiple test signals generated by the test system are shorted in this manner in order to allow the electrical environment of the test system to more closely approximate that of the application environment of the tested memory module.

Een de testsysteem van de geheugenmodule met de verminderde impedantie van de bestuurdersoutput. Een testsysteem omvat een meerderheid van bestuurderskringen, elk waarvan aan een transmissielijn op een loadboard wordt gekoppeld. Loadboard omvat een contactdoos voor toevoeging van de te testen geheugenmodule. Een testsignaal wordt geproduceerd en op een transmissielijn door een bestuurderskring gedreven. Een dubbel testsignaal wordt gedreven door een afzonderlijke bestuurderskring op een afzonderlijke transmissielijn. De transmissielijnen die het testsignaal en dubbel testsignaal dragen zijn elektrisch shorted op loadboard. Elektrisch vermindert het shorting van deze transmissielijnen effectief hun impedantie door de helft. De veelvoudige testsignalen die door het testsysteem zijn worden geproduceerd shorted op deze wijze om het elektromilieu van het benaderende testsysteem dichter toe te staan dat van het toepassingsmilieu van de geteste geheugenmodule.