Integrated circuit memory device testing circuits and methods compare data on a selected number of the data line outputs of a memory cell array to one another to produce comparison results, in response to a selection signal that indicates the selected number of the data line outputs to be compared to one another. A shared test driver is responsive to the comparison circuit to provide the comparison results to an associated global output line for at least two values of the selection signal that indicate at least two selected numbers of data line outputs to be compared to one another. By sharing test drivers, separate test drivers need not be provided for each selected number of the data line outputs that are compared to one another. The number of test drivers may therefore be reduced so that the area occupied by the testing circuits may be reduced.

I circuiti ed i metodi difficili del dispositivo di memoria del circuito integrato confrontano i dati su un numero selezionato della linea di dati le uscite di un allineamento delle cellule di memoria ad uno un altro ai risultati di confronto dei prodotti, in risposta ad un segnale di selezione che indica il numero selezionato della linea di dati uscite da confrontare ad una un altro. Un driver comune della prova è sensible a reagire al circuito di confronto fornire i risultati di confronto ad una linea di uscita globale collegata per almeno due valori del segnale di selezione che indicano almeno due numeri selezionati di linea di dati uscite da confrontare ad una un altro. Ripartendo i driver della prova, i driver separati della prova non devono essere previsti ogni numero selezionato della linea di dati uscite che sono confrontati ad una un altro. Il numero di driver della prova può quindi essere ridotto in moda da potere ridurre la zona occupata dai circuiti difficili.