A method generates a list of allowed states in a cache design by applying each input transaction sequentially to all found legal cache states. If application of an input transaction to a current search cache results in a new cache state, then this new cache state is added to the list of legal cache states and to a list of search cache states. This is repeated for all input transactions and all such found legal cache states. At the same time a sequence of input transactions reaching each new cache state is formed. This new sequence is the sequence of input transactions for the prior cache state and the current input transaction. The method generates a series of test sequences from the list of allowed states and their corresponding sequence of input transactions which are applied to the control logic cache design and to a reference memory. If the response of the control logic cache design fails to match the response of the reference memory, then a design fault is detected.

Eine Methode erzeugt eine Liste der erlaubten Zustände in einem Pufferspeicherdesign, indem sie der Reihe nach jede Eingang Verhandlung an allen gefundene zugelassene Pufferspeicherzustände anwendet. Wenn Anwendung einer Eingang Verhandlung zu einem gegenwärtigen Suchpufferspeicher einen neuen Pufferspeicherzustand ergibt, dann wird dieser neue Pufferspeicherzustand der Liste der zugelassenen Pufferspeicherzustände und einer Liste der Suchpufferspeicherzustände hinzugefügt. Dieses wird für alle Eingang Verhandlungen und alle so gefundene zugelassene Pufferspeicherzustände wiederholt. Gleichzeitig wird eine Reihenfolge der Eingang Verhandlungen, die jeden neuen Pufferspeicherzustand erreichen, gebildet. Diese neue Reihenfolge ist die Reihenfolge der Eingang Verhandlungen für den vorherigen Pufferspeicherzustand und die gegenwärtige Eingang Verhandlung. Die Methode erzeugt eine Reihe Testreihenfolgen von der Liste der erlaubten Zustände und von ihrer entsprechenden Reihenfolge der Eingang Verhandlungen, die am Steuerlogik-Pufferspeicherdesign und an einem Bezugsgedächtnis angewendet werden. Wenn die Antwort des Steuerlogik-Pufferspeicherdesigns die Antwort des Bezugsgedächtnisses zusammenbringen nicht kann, dann wird eine Designstörung ermittelt.