A circuit for an emulation system that has a logic element having a RAM, lookup table, optional delay element and flip-flop/latch. The flip-flop/latch may behave as a flip-flop or as a latch and has separate set and reset signals. The delay element inserts a selectable amount of delay into the data path of the logic element in order to reduce race time problems. The logic elements may be combined to share input signals so as to increase the size of the RAM. The improved circuit also has a playback memory used to store up to a a plurality of copies of sampled data from a logic element so that emulation data can be played back for debugging purposes. Multiple read ports coupled to the logic elements permit a user to read out data from the logic elements during emulation in a time multiplexed manner. The input/output pins may be time multiplexed to carry multiple signals, unidirectionally or bidirectionally.

Um circuito para um sistema da emulation que tenha um elemento da lógica ter uma RAM, tabela do lookup, opcional atrasa o elemento e o flip-flop/latch. O flip-flop/latch pode comportar-se como um flip-flop ou como uma trava e tem o jogo e sinais de restauração separados. Atrasa inserções que do elemento uma quantidade selecionável de atrasa no trajeto de dados do elemento da lógica a fim reduzir problemas do tempo da raça. Os elementos da lógica podem ser combinados para compartilhar de sinais de entrada para aumentar o tamanho da RAM. O circuito melhorado tem também uma memória do playback usada armazenar até um plurality das cópias de dados provados de um elemento da lógica de modo que os dados da emulation possam ser jogados para trás para finalidades eliminando erros. O múltiplo leu os portos acoplados à licença dos elementos da lógica um usuário para ler para fora dados dos elementos da lógica durante a emulation em uma maneira multiplexed tempo. Os pinos do input/output podem ser tempo multiplexed para carregar sinais múltiplos, unidirectionally ou bidirectionally.