A memory unit is presented employing a least recently used (LRU) replacement strategy. The memory unit may include a memory subunit for storing data items, circuitry coupled to the memory subunit for determining if the memory subunit contains a needed data item, and a control unit for controlling the storing of data items within the memory subunit. The memory subunit may include n entry locations where n.gtoreq.2. The memory unit may generate a first signal indicating which of the n entry locations are currently in use (i.e., contain valid data items), and the circuitry coupled to the memory subunit may produce a second signal indicating which of the n entry locations contains the needed data item. A new data item to be stored within the memory subunit may be accompanied by a control signal identifying which of the n entry locations is to be used to store the new data item. The control unit may receive the first and second signals and produce the control signal dependent upon the first and second signals. The control signal may identify either: (i) one of the n entry locations not currently in use, or (ii) a least recently used one of the n entry locations. The memory unit may be a translation lookaside buffer (TLB). The TLB may be a dual port TLB. Also described are a cache unit including the TLB, a processor including the cache unit, and a computer system including the processor.

Uma unidade da memória é apresentada que emprega uma estratégia (LRU) o mais menos recentemente usada da recolocação. A unidade da memória pode incluir um subunit da memória para armazenar artigos de dados, circuitos acoplados ao subunit da memória para determinar se o subunit da memória contiver um artigo de dados needed, e uma unidade de controle para controlar armazenar de artigos de dados dentro do subunit da memória. O subunit da memória pode incluir as posições da entrada de n onde n.gtoreq.2. A unidade da memória pode gerar primeiro indicar do sinal quais das posições da entrada de n são atualmente dentro uso (isto é, contenha artigos de dados válidos), e os circuitos acoplados ao subunit da memória podem produzir segundo indicar do sinal qual das posições da entrada de n contem o artigo de dados needed. Um artigo de dados novo a ser armazenado dentro do subunit da memória pode ser acompanhado identificar do sinal de controle que das posições da entrada de n deve ser usado armazenar o artigo de dados novo. A unidade de controle pode receber os primeiros e segundos sinais e produzir o dependente do sinal de controle em cima dos primeiros e segundos sinais. O sinal de controle pode identificar qualquer um: (i) um das posições da entrada de n não atualmente no uso, ou (ii) o mais menos recentemente usado das posições da entrada de n. A unidade da memória pode ser um amortecedor do lookaside da tradução (TLB). O TLB pode ser um porto duplo TLB. São descritos também uma unidade do esconderijo including o TLB, um processador including a unidade do esconderijo, e um sistema computatorizado including o processador.