A system for run-time verification of operations within a logic structure of a digital system. The system comprises of a controllable bit stream generator for simulating an occurrence of a data travelling through said logic structure at a desired time. It also comprises of means for selecting a characteristic of the data where the characteristic includes how to verify the logic structure, and means for verifying the logic structure utilizing a combination of a controlled bit stream output of the controllable bit stream generator and the characteristic of the data.

Un sistema per la verifica run-time dei funzionamenti all'interno di una struttura di logica di un sistema digitale. Il sistema contiene un generatore controllabile del flusso di bit per la simulazione del caso dei dati che attraversano through la struttura detta di logica ad un tempo voluto. Inoltre contiene i mezzi per la selezione della caratteristica dei dati dove la caratteristica include come verificare la struttura di logica ed i mezzi per la verificazione della struttura di logica che utilizza una combinazione di un'uscita controllata del flusso di bit del generatore controllabile del flusso di bit e della caratteristica dei dati.

 
Web www.patentalert.com

< (none)

< Method for remote controlled combat of near-surface and/or surface targets

> Processor configured to predecode relative control transfer instructions and replace displacements therein with a target address

> (none)

~ 00045