A memory controller used to manage the memory interface (main store interface) for processor and input and output (I/O) device access, includes a trace array used for accumulating trace data signals to be stored to main store, control logic used to determine when the array should be updated and when its contents should be stored to main store, an address register which provides the starting address of main store assigned to store trace data, an offset address register which identifies the current address to store trace data, and a space size register used to identify the amount of main store reserved to store trace data. In a first implementation, the contents of the trace array are moved to main store when the trace array becomes full. An alternative implementation provides additional control registers and logic which allow memory to be updated from the trace array when the memory interface is not busy.

Um controlador da memória usado controlar a relação da memória (relação principal da loja) para o processador e input e o acesso do dispositivo da saída (I/O), inclui uma disposição do traço usada acumulando sinais dos dados do traço ser armazenado à loja principal, lógica de controle usada determinar quando a disposição deve ser updated e quando seus índices devem ser armazenados à loja principal, um registo de endereço que forneça o endereço começando da loja principal atribuído aos dados do traço da loja, um registo de endereço offset que identifique o endereço atual para armazenar dados do traço, e um registo do tamanho do espaço usado identificar a quantidade de loja principal reservada para armazenar dados do traço. Em uma primeira execução, os índices da disposição do traço estão movidos para a loja principal quando a disposição do traço se torna completamente. Uma execução alternativa fornece os registos e a lógica adicionais de controle que permitem que a memória esteja atualizada da disposição do traço quando a relação da memória não é ocupada.