A debug circuit (2) and a microcomputer incorporating the debug circuit (2). The debug circuit (2) is capable of receiving a trace event from a functional block A as long as a CPU (5) does not generate any trace event, and capable of receiving the trace event from the functional block A in synchronization with a standard clock signal CLK used in the CPU (5) when the reception of the trace event from the functional block A is permitted.

Un circuito del eliminar errores (2) y un microordenador que incorpora el circuito del eliminar errores (2). El circuito del eliminar errores (2) es capaz de recibir un acontecimiento del rastro de un bloque funcional A mientras una CPU (5) no genera ningún acontecimiento del rastro, y capaz de recibir el acontecimiento del rastro del bloque funcional A en la sincronización con una señal estándar CLK del reloj usada en la CPU (5) cuando la recepción del acontecimiento del rastro del bloque funcional A se permite.