A semiconductor memory device has a semiconductor substrate, a peripheral circuit region and a memory cell region on the principal surface of the semiconductor substrate. The semiconductor memory device has a first well formed in the peripheral circuit region, a second well of first conductivity type and a third well of second conductivity type formed in the memory cell region having substantially the same depth, and a device element isolator formed in the memory cell region for isolating a device element formed in the second well from a device element formed in the third well. The second and third wells extend to an area under the device element isolator. The second and third wells extend to a level under the device element isolator. The second and third wells may include a first layer having a depth shallower than the first well, and a second layer having substantially the same depth as the first well. The first layer of the second well overlaps the first layer of the third well under the device element isolator. The second layer of the second well and the second layer of the third well are isolated from each other. The depth of the first layer in the second and third wells formed in the memory cell region may be shallower than the depth of the first well formed in the peripheral circuit region.

Un dispositivo di memoria a semiconduttore ha un substrato a semiconduttore, una regione periferica del circuito e una regione delle cellule di memoria sulla superficie principale del substrato a semiconduttore. Il dispositivo di memoria a semiconduttore ha un primo buono formato bene nella regione periferica del circuito, in un secondo del primo tipo di conducibilità e di un terzo bene di secondo tipo di conducibilità formato nella regione delle cellule di memoria che ha sostanzialmente la stessa profondità ed in un isolante dell'elemento del dispositivo formato nella regione delle cellule di memoria per l'isolamento dell'elemento del dispositivo formato bene nel secondo da un elemento del dispositivo formato bene nel terzo. I secondi e terzi pozzi estendere ad una zona sotto l'isolante dell'elemento del dispositivo. I secondi e terzi pozzi estendere ad un livello sotto l'isolante dell'elemento del dispositivo. I secondi e terzi pozzi possono includere bene un primo strato che hanno una profondità più poco profonda del prima e un secondo strato che ha sostanzialmente la stessa profondità del primo buona. Il primo strato del pozzo di secondo coincide bene il primo strato del terzo sotto l'isolante dell'elemento del dispositivo. Il secondo strato del pozzo di secondo ed il secondo strato del pozzo di terzo sono isolati da a vicenda. La profondità del primo strato nei secondi e terzi pozzi ha formato nella regione delle cellule di memoria può essere più poco profonda della profondità del primo buono formato nella regione periferica del circuito.