An integrated memory has two first switching elements, which respectively connect a bit line of a first bit line pair to a bit line of a second bit line pair. In addition, the integrated memory has two second switching elements, which respectively connect one of the reference cells of one bit line pair to that bit line of the other bit line pair which is not connected via the corresponding first switching element to the bit line assigned to this reference cell. Information is written back to the reference cells via the sense amplifiers. A method of operating the integrated memory is also provided.

Una memoria integrata ha due primi elementi di commutazione, che collegano rispettivamente una linea della punta di una prima linea accoppiamento della punta ad una linea della punta di una seconda linea accoppiamento della punta. In più, la memoria integrata ha due secondi elementi di commutazione, che collegano rispettivamente una delle cellule di riferimento di una linea accoppiamento del bit a quella linea della punta dell'altra linea accoppiamento della punta che non è collegata via il primo elemento corrispondente di commutazione alla linea della punta assegnata a questa cellula di riferimento. Le informazioni sono redatte di nuovo alle cellule di riferimento via gli amplificatori di senso. Un metodo di funzionamento della memoria integrata inoltre è fornito.

 
Web www.patentalert.com

< (none)

< RuSixOy-containing adhesion layers

> Method for controlling the coating weight for strip-phosphating

> (none)

~ 00047