With respect to design regarding a bus cycle, it has been necessary to consider a data conflict, if an output disable time of a device is long. A bus controlling unit is installed in a processor. In the bus controlling unit, parameters regarding output disable times of external devices such as a first device are utilized. When a device with a long output disable time is read in a bus cycle, an idle state is forcibly inserted before a following bus cycle activation to avoid a data conflict.

Com respeito ao projeto a respeito de um ciclo da barra-ônibus, foi necessário considerar um conflito dos dados, se uma saída incapacitasse a época de um dispositivo fosse longa. Uma unidade controlando da barra-ônibus é instalada em um processador. Na unidade controlando da barra-ônibus, os parâmetros a respeito da saída incapacitam épocas de dispositivos externos tais como um primeiro dispositivo é utilizado. Quando um dispositivo com uma saída longa incapacita o tempo está lido dentro um ciclo da barra-ônibus, um estado inativo está introduzido forçosamente antes que uma seguinte ativação do ciclo da barra-ônibus para evitar uns dados oponha.