A coupling capacitance analysis logic allows the classification of capacitance in a hierarchical electronic design. The coupling capacitance analysis logic analyzes capacitance between signal lines and other signal lines, and analyzes capacitance between signal lines and the substrate on which the circuitry resides, between signal lines and transistor gates, and between signal lines and diffusion regions. Capacitances associated with child blocks within the hierarchical design are first analyzed and then brought up into higher levels of the design without the need to repeat the analysis performed in the lower level. In this manner, a complex hierarchical design may be effectively and efficiently analyzed. Once the design analysis is complete, the logic of the invention determines the amount of coupling capacitance attributable to each signal in the design with respect to each subject signal. Each signal will be analyzed as the subject signal and each signal affecting the subject signal will be a culprit signal. For each subject signal, the weighted average of all culprit signals is determined by multiplying the rise and fall times of each culprit signal by the coupling capacitance attributable to that culprit signal. This is performed for each culprit signal affecting the subject signal. The total is then divided by the total coupling capacitance between the subject signal and all culprit signals, resulting in the weighted average of all culprit signals affecting the subject signal. All signals in the design are analyzed as the subject signal.

Una logica di analisi di capacità dell'accoppiamento permette la classificazione della capacità in un disegno elettronico gerarchico. La logica di analisi di capacità dell'accoppiamento analizza la capacità fra i segnali ed altri segnali ed analizza la capacità fra i segnali ed il substrato su cui i circuiti risiedono, fra i segnali ed i cancelli del transistore e fra i segnali e le regioni di diffusione. Le capacità si sono associate con il bambino che i blocchi all'interno del disegno gerarchico in primo luogo sono analizzati ed allora che sono introdotti in su nei livelli elevati del disegno senza la necessità di ripetere l'analisi effettuata nel livello più basso. In questo modo, un disegno gerarchico complesso può essere efficacemente ed efficientemente ha analizzato. L'analisi di disegno è una volta completa, la logica dell'invenzione determina la quantità di capacità dell'accoppiamento attribuibile ad ogni segnale nel disegno riguardo ad ogni segnale tematico. Ogni segnale sarà analizzato come il segnale tematico ed ogni segnale che interessa il segnale tematico sarà un segnale del colpevole. Per ogni segnale tematico, la media appesantita di tutti i segnali del colpevole è determinata moltiplicando l'aumento ed i tempi di caduta di ogni colpevole segnalano dalla capacità dell'accoppiamento attribuibile a quel segnale del colpevole. Ciò è effettuata per ogni segnale del colpevole che interessa il segnale tematico. Il totale allora è diviso dalla capacità totale dell'accoppiamento fra il segnale tematico e tutti i segnali del colpevole, con conseguente media appesantita di tutti i segnali del colpevole che interessano il segnale tematico. Tutti i segnali nel disegno sono analizzati come il segnale tematico.