A power saving device and method for either adding or subtracting a constant from an operand, by checking a logic value of a portion of the operand and deciding whether to activate a multi-bit adder or to perform the subtraction or addition by inverting a portion of the operand. The power saving device and method is especially efficient when the constant K equals 2.sup.n. Then, the n'th bit of the operand is checked and if the addition or subtraction operation can be performed by inverting the n'th bit of the operand, a result is generated by that inversion, while a multi-bit adder is disabled.

Un dispositif et une méthode d'économie de puissance pour ajouter ou soustraire une constante d'un opérande, en vérifiant une valeur de logique d'une partie de l'opérande et en décidant si activer un additionneur de multi-peu ou exécuter la soustraction ou l'addition en inversant une partie de l'opérande. Le dispositif et la méthode d'économie de puissance est particulièrement efficace quand le K constant égale 2.sup.n. Puis, le peu de n'th de l'opérande est vérifié et si l'addition ou l'opération de soustraction peut être effectuée en inversant le n'th mordu de l'opérande, un résultat est produit par cette inversion, alors qu'un additionneur de multi-peu est handicapé.