A method and apparatus for automatic, timing-driven implementation of a circuit design. In one embodiment, the different phases of implementing a circuit design are iteratively performed using timing constraints that are automatically and dynamically generated in each iteration. The process aids in identifying and achieving a maximum performance level of the implemented design. In another embodiment, selected numbers of critical connections are used to dynamically vary the timing constraint. In general, a number of connections is automatically selected from the circuit design and used to derive a new timing constraint to be applied in the next iteration. Slack values associated with paths in the design are also used in deriving the new timing constraint.

Eine Methode und ein Apparat für automatische, TIMING-GEFAHRENE Implementierung eines Schaltungsentwurfs. In einer Verkörperung werden die unterschiedlichen Phasen des Einführens eines Schaltungsentwurfs wiederholend mit TIMING-Begrenzungen durchgeführt, die automatisch und dynamisch in jeder Wiederholung erzeugt werden. Die Prozeßhilfsmittel in dem Kennzeichnen und eines Höchstleistung Niveaus des eingeführten Designs erzielend. In einer anderen Verkörperung werden die vorgewählten Anzahlen von kritischen Anschlüssen verwendet, um die TIMING-Begrenzung dynamisch zu verändern. Im allgemeinen wird eine Anzahl von Anschlüssen automatisch vom Schaltungsentwurf vorgewählt und verwendet, um eine neue in der folgenden Wiederholung zugetroffen zu werden TIMING-Begrenzung abzuleiten. Die Durchhangwerte, die mit Wegen im Design verbunden sind, werden auch verwendet, wenn man die neue TIMING-Begrenzung ableitet.