Methods for calculating delays for cells in ASICs are disclosed. In the present invention, delays are computed by considering not only the process (P), voltage (V), temperature (T) but also input ramptime (R) and output load or fanout (F) of the cells by fitting the delay at four corner points for derated PVT condition into a non-linear equation which is a function of P, V, T, R and F. Thus, the delay is a five dimensional characterization, and the characterization is split into (P,V,T) characterization and (R,T) characterization to reduce the characterization time and resources. The present invention provides for accurate calculation of delays for cells in ASICs.

Os métodos para calcular atrasam para pilhas em ASICs são divulgados. Na invenção atual, atrasa são computados considerando não somente o (p) process, tensão (v), a temperatura (T) mas o ramptime também input (R) e a carga da saída ou o fanout (F) das pilhas cabendo atrasam em quatro pontos de canto para a condição derated de PVT em uma equação non-linear que seja uma função de P, de V, de T, de R e de F. Assim, atrasa é uma caracterização cinco dimensional, e a caracterização é rachada em (P, v, t) caracterização e caracterização (R,T) para reduzir o tempo e os recursos da caracterização. A invenção atual fornece para o cálculo exato de atrasa para pilhas em ASICs.