A processor in accordance with the present invention includes memory that stores test data and control data. The processor also includes a test application that transmits the test data and the control data from the processor's memory to a test access port of the processor. The test access port then utilizes the test data and the control data to capture state data that defines at least one state of the processor while the processor is executing. This test data may be analyzed via conventional techniques to detect and isolate errors in the execution of the processor.

Un processeur selon la présente invention inclut la mémoire qui stocke des essais et des paramètres. Le processeur inclut également une application d'essai qui transmet les essais et les paramètres de la mémoire du processeur à un essai accèdent au port du processeur. Le port d'accès d'essai utilise alors les essais et les paramètres pour capturer les données d'état qui définissent au moins un état du processeur tandis que le processeur s'exécute. Cet essai peut être analysé par l'intermédiaire des techniques conventionnelles pour détecter et isoler des erreurs dans l'exécution du processeur.