A semiconductor integrated circuit includes a semiconductor chip body, a plurality of input/output cells arranged on a surface of the semiconductor chip body at parts including a peripheral part and a central part the semiconductor chip body, and at least an internal logic circuit provided on the semiconductor chip body. Each of the input/output cells include a pad and a holding circuit coupled to the pad for holding incoming data. A plurality of holding circuits are coupled in series in a test mode to form a scan path circuit. The input/output cell which has the pad for receiving an external test signal in a test mode is arranged at the peripheral part of the semiconductor chip body, and the test data held in the holding circuit of the input/output cell which is arranged at a part other than the peripheral part of the semiconductor chip body is transferred to the internal logic circuit in the test mode.

Un circuit intégré de semi-conducteur inclut un corps de morceau de semi-conducteur, une pluralité de cellules d'entrée-sortie disposées sur une surface du corps de morceau de semi-conducteur aux parties comprenant une partie périphérique et une partie centrale le corps de morceau de semi-conducteur, et au moins un circuit logique interne fourni sur le corps de morceau de semi-conducteur. Chacune des cellules d'entrée-sortie inclut une garniture et un circuit se tenant couplés à la garniture pour contenir des données entrantes. Une pluralité de tenir des circuits sont couplées en série en mode d'essai pour former un circuit de chemin de balayage. La cellule d'entrée-sortie qui a la garniture pour recevoir un signal externe d'essai dans un mode d'essai est arrangée à la partie périphérique du corps de morceau de semi-conducteur, et aux essais contenus dans le circuit se tenant de la cellule d'entrée-sortie qui est arrangée à une pièce autre que la partie périphérique du corps de morceau de semi-conducteur est transférée au circuit logique interne en mode d'essai.