An error recovery mechanism for an interconnect is disclosed. A data processing system includes a bus connected between a bus master and a bus slave. In response to a parity error occurring on the bus, the bus slave issues a bus parity error response to the bus master via the bus. After waiting for a predetermined number of bus cycles to allow the bus to idle, the bus master then issues a RESTART bus command packet to the bus slave via the bus to clear the parity error. If the RESTART bus command packet is received correctly, the slave bus will remove the parity error response such that normal bus communication may resume.

Um mecanismo da recuperação de erro para um interconnect é divulgado. Um sistema de processo de dados inclui uma barra-ônibus conectada entre um mestre da barra-ônibus e um escravo da barra-ônibus. Em resposta a um erro de paridade que ocorre na barra-ônibus, o escravo da barra-ônibus emite uma resposta de erro da paridade da barra-ônibus ao mestre da barra-ônibus através da barra-ônibus. Após ter esperado um número predeterminado da barra-ônibus dá um ciclo para permitir que a barra-ônibus rode em marcha lenta, o mestre da barra-ônibus emite então um pacote do comando da barra-ônibus do REINÍCIO ao escravo da barra-ônibus através da barra-ônibus para cancelar o erro de paridade. Se o pacote do comando da barra-ônibus do REINÍCIO for recebido corretamente, a barra-ônibus slave removerá a resposta de erro da paridade tais que uma comunicação normal da barra-ônibus pode recomeçar.