A PLL system (200) includes a clock sequence generator (190). Clock sequence generator (190) provides a clock that steps down from a fast frequency through several steps to a frequency of zero. This step-down non-linear digression of frequencies causes a counter (110) driving a tank circuit of a self-calibrating VCO to achieve lock at an extremely rapid rate. The PFD (150) generates an analog signal based on the phase and frequency relationship of the reference and feedback clock signals. The analog signal is compared against an upper and lower reference voltage in a threshold detect circuit (120) and the signals UP and DOWN are supplied to the counter (110). The counter (110) provides a count value that controls the resonant frequency generated by the tank circuit. The convergence speed of the PLL system (200) is accelerated by the effects of the step-down clock provided by the clock sequence generator (190).

Ένα PLL σύστημα (200) περιλαμβάνει μια γεννήτρια ακολουθίας ρολογιών (190). Η γεννήτρια ακολουθίας ρολογιών (190) παρέχει ένα ρολόι που βήματα κάτω από μια γρήγορη συχνότητα μέσω διάφορων βημάτων σε μια συχνότητα μηδενός. Αυτή η ελάττωσης μη γραμμική παρέκκλιση των συχνοτήτων αναγκάζει έναν μετρητή (110) που οδηγεί ένα κύκλωμα δεξαμενών μιας μόνος-βαθμολόγησης VCO για να επιτύχει την κλειδαριά σε ένα εξαιρετικά γρήγορο ποσοστό. Το PFD (150) παράγει ένα αναλογικό σήμα βασισμένο στη σχέση φάσης και συχνότητας των σημάτων ρολογιών αναφοράς και ανατροφοδότησης. Το αναλογικό σήμα συγκρίνεται ενάντια σε μια ανώτερη και χαμηλότερη τάση αναφοράς σε ένα κατώτατο όριο ανιχνεύει το κύκλωμα (120) και τα σήματα πάνω-κάτω παρέχονται στο μετρητή (110). Ο μετρητής (110) παρέχει μια αξία αρίθμησης που ελέγχει την ηχηρή συχνότητα που παράγεται από το κύκλωμα δεξαμενών. Η ταχύτητα σύγκλισης του PLL συστήματος (200) επιταχύνεται από τα αποτελέσματα του ελάττωσης ρολογιού που παρέχεται από τη γεννήτρια ακολουθίας ρολογιών (190).