A method for constructing a latch mapping between a first level description and a second level description of a digital system, wherein the first level description and the second level descriptions identify components in the digital system using a predefined naming convention, is provided. The method includes identifying first latch components in the first level description and, for each identified first latch component, storing a first string comprising a selected property of the first latch component in a first storage. The method further includes identifying second latch components in the second level description and, for each second latch component, storing a second string comprising a selected property of the second latch component in a second storage. The method further includes generating a latch mapping by matching the first strings in the first storage with the second strings in the second storage.

Een methode om een klinkafbeelding tussen een eerste niveaubeschrijving en een tweede niveaubeschrijving van een digitaal systeem te construeren, waarin de eerste niveaubeschrijving en de tweede niveaubeschrijvingen componenten in het digitale systeem gebruikend een vooraf bepaalde noemende overeenkomst identificeren, wordt verstrekt. De methode omvat het identificeren van eerste klinkcomponenten in de eerste niveaubeschrijving en, voor elke geïdentificeerde eerste klinkcomponent, die een eerste koord opslaat bestaand uit een geselecteerd bezit van de eerste klinkcomponent in een eerste opslag. De methode omvat verder het identificeren van tweede klinkcomponenten in de tweede niveaubeschrijving en, voor elke tweede klinkcomponent, die een tweede koord opslaat bestaand uit een geselecteerd bezit van de tweede klinkcomponent in een tweede opslag. De methode omvat verder het produceren van een klinkafbeelding door de eerste koorden in de eerste opslag met de tweede koorden in de tweede opslag aan te passen.

 
Web www.patentalert.com

< (none)

< Handheld controller for monitoring/using medical parameters

> Supporting multiple FPGA configuration modes using dedicated on-chip processor

> (none)

~ 00054