A method and apparatus for synthesizing logic circuits with synchronized outputs is disclosed. A logic designer selects a fixed number of levels in which to synthesize the circuit, each level implementing a plurality of different logic function all having the same propagation delay. Circuit outputs are synchronized by ensuring that each logic function is synthesized by connecting logic functions from level to level such that each signal path passes through each level once and only once.

Un método y un aparato para sintetizar los circuitos de lógica con salidas sincronizadas se divulga. Un diseñador de la lógica selecciona un número fijo de los niveles en los cuales sintetice el circuito, cada nivel que pone una pluralidad en ejecucio'n de diversa función que toda de la lógica tener la misma propagación retrasa. Las salidas del circuito son sincronizadas asegurándose de que cada función de la lógica es sintetizada conectando funciones de la lógica del nivel con el nivel tales que cada recorrido de la señal pasa a través de cada nivel una vez y solamente una vez.