A sequenced initialization used for maximizing detection of errors and failures and triggering of respective attention signals. A number of computer devices each having a JTAG interface, an attention distribution sub-system, and a service processor are provided. Each computer device is inaccessible during a built in self test (BIST) and is coupled to an error register bit. Fences for computer devices are put up so that the inputs are in a known state and computer devices driving the inputs have no effect. BISTs for computer devices are performed as they are released from reset. Determination of when BISTs are complete and if each BIST has passed is performed.

Μια τοποθετημένη διαδοχικά έναρξη που χρησιμοποιείται για τη μεγιστοποίηση της ανίχνευσης των λαθών και των αποτυχιών και να προκαλέσει των αντίστοιχων σημάτων προσοχής. Διάφορες συσκευές κάθε μια υπολογιστών που έχει μια διεπαφή JTAG, ένα υποσύστημα διανομής προσοχής, και έναν επεξεργαστή υπηρεσιών παρέχονται. Κάθε συσκευή υπολογιστών είναι απρόσιτη κατά τη διάρκεια χτισμένη στη μόνη δοκιμή (BIST) και συνδέεται με ένα κομμάτι καταλόγων λάθους. Οι φράκτες για τις συσκευές υπολογιστών τίθενται επάνω έτσι ώστε οι εισαγωγές είναι σε ένα γνωστό κράτος και οι συσκευές υπολογιστών που οδηγούν τις εισαγωγές δεν έχουν καμία επίδραση. BISTs για τον υπολογιστή οι συσκευές εκτελούνται όπως απελευθερώνονται από την αναστοιχειοθέτηση. Ο προσδιορισμός όταν BISTs είναι πλήρη και εάν κάθε BIST έχει περάσει εκτελείται.