A digital signal processor capable of performing matrix operations, by which it is possible to use a method of matrix representation for the instruction level of the digital signal processor in order to effectively process a large amount of data, is provided. An apparatus included in the digital signal processor, for performing matrix operations, includes a data storage unit for storing operand data including matrix data in the form of a circular linked list and operation result data, an address generating unit for sequentially generating addresses required for performing matrix operations, the addresses including a series of addresses of first operand data, a series of addresses of second operand data, and a series of stored addresses of operation result data, whereby the addresses are sequentially generated according to the contents of the instruction words performed by the digital signal processor, and an operation unit for reading data positioned in the address generated by the data storage unit and performing operations according to the contents of the instruction words. It is possible to reduce the size of the program memory in the digital signal processor by providing a measure for effectively representing a digital signal processing algorithm. Accordingly, it is possible to reduce power consumption for reading the program memory, to thus allow electronic goods to be operated for a long time with small power consumption.

Un processeur de signal numérique capable d'effectuer les opérations de matrice, par lesquelles il est possible d'employer une méthode de représentation de matrice pour le niveau d'instruction du processeur de signal numérique afin de traiter efficacement une grande quantité de données, est fourni. Un appareil inclus dans le processeur de signal numérique, pour effectuer des opérations de matrice, inclut une unité de stockage de données pour stocker des données d'opérande comprenant des données de matrice sous forme de données circulaires de liste liée et de résultat d'opération, une adresse produisant de l'unité pour produire séquentiellement des adresses exigées pour effectuer des opérations de matrice, les adresses comprenant une série d'adresses des premières données d'opérande, des séries d'adresses des deuxièmes données d'opérande, et des séries d'adresses stockées des données de résultat d'opération, par lequel les adresses soient séquentiellement produites selon les teneurs des mots d'instruction exécutés par le processeur de signal numérique, et d'une unité d'opération pour des données de lecture placées dans l'adresse produite par unité de stockage de données et opérations d'exécution selon les teneurs des mots d'instruction. Il est possible de réduire la taille de la mémoire de programme dans le processeur de signal numérique en fournissant une mesure pour représenter efficacement un algorithme de traitement de signal numérique. En conséquence, il est possible de ramener la puissance d'énergie pour lire la mémoire de programme, à ainsi permettent aux marchandises électroniques d'être actionnées pendant longtemps avec la petite puissance d'énergie.