A processor includes a first instruction cache, a second instruction cache, a return stack, and a fetch unit. The return stack is configured to store return addresses corresponding to call instructions. The return stack is configured to output a first return address from a top of the return stack and a second return address which is next to the top of the return stack. The fetch unit is coupled to the first instruction cache, the second instruction cache, and the return stack, and is configured to convey the first return address to the first instruction cache responsive to a return instruction. Additionally, the fetch unit is configured to convey the second return address to the second instruction cache responsive to the return instruction.

Un processeur inclut une première cachette d'instruction, une deuxième cachette d'instruction, une pile de retour, et une unité de chercher. La pile de retour est configurée pour stocker les adresses de retour correspondant aux instructions d'appel. La pile de retour est configurée pour produire une première adresse de retour d'un dessus de la pile de retour et une deuxième adresse de retour qui est à côté du dessus de la pile de retour. L'unité de chercher est couplée à la première cachette d'instruction, à la deuxième cachette d'instruction, et à la pile de retour, et est configurée pour donner la première adresse de retour à la première cachette d'instruction sensible à une instruction de retour. En plus, l'unité de chercher est configurée pour donner la deuxième adresse de retour à la deuxième cachette d'instruction sensible à l'instruction de retour.