A method, system, and library for generating high-speed logic circuits with reduced path depths even in cases when a critical path diverges into a plurality of paths that eventually converge. By replacing the gates of a logic circuit by selectors with two inputs and one output, a selector-based circuit is generated where a local circuit between the path divergence node and convergence node is detected. The stages of the critical path are reduced by replacing the local circuit by a logically equivalent selector with two inputs and one output; wherein one input of the selector is controlled by a circuit formed by inputting a logical value of "0" to the divergence node from which the local circuit is developed and a second input of the selector is controlled by a circuit formed by inputting a logical value of "1" to the divergence node.

Un método, un sistema, y una biblioteca para generar los circuitos de lógica de alta velocidad con profundidades reducidas de la trayectoria incluso en casos cuando una trayectoria crítica diverge en una pluralidad de trayectorias que converjan eventual. Substituyendo las puertas de un circuito de lógica por los selectores por dos entradas y uno hecho salir, un circuito selector-basado es generado donde un circuito local entre el nodo de la divergencia de la trayectoria y el nodo de la convergencia se detecta. Las etapas de la trayectoria crítica son reducidas substituyendo el circuito local por un selector lógicamente equivalente por dos entradas y uno hecho salir; en donde una entrada del selector es controlada por un circuito formado entrando un valor lógico de "0" al nodo de la divergencia de el cual se desarrolla el circuito local y una segunda entrada del selector es controlada por un circuito formado entrando un lógico valora de "1" al nodo de la divergencia.