A circuit synthesis method includes the steps of converting a behavioral description describing a behavior of calculation processing into a control data flowgraph; assigning at least one calculation, at least one input and at least one output in the control data flowgraph into prescribed time slots; assigning the at least one calculation, a plurality of data dependency edges, the at least one input and the at least one output respectively to at least one calculation device, at least one register, at least one input pin and at least one output pin; generating a plurality of paths corresponding to the plurality of data dependency edges; and detecting a first false path among the plurality of paths.

Une méthode de synthèse de circuit inclut les étapes de convertir une description comportementale décrivant un comportement de calcul transformant en organigramme de paramètres ; assignant au moins un calcul, au moins on ont entré et au moins un produit dans l'organigramme de paramètres dans les fentes de temps prescrites ; assignant l'au moins un calcul, une pluralité de bords de dépendance de données, au moins a entré et au moins produits respectivement au moins à un dispositif de calcul, au moins à un registre, au moins à une borne entrée et au moins à une borne produite ; produire d'une pluralité de chemins correspondant à la pluralité de dépendance de données affile ; et détectant un premier chemin faux parmi la pluralité de chemins.