A processor coupled by a high speed, wideband data bus to a plurality of slave data processing circuits. The data bus includes an N-bit set of master registers loaded by the processor and M number of slave modules, each slave module having an N-bit slave data register. The processor can sequentially load the master data registers and transfer the data to a selected slave module in a round-robin manner. A high speed transfer of data is thereby achieved.

Un processeur couplé en un bus de données à grande vitesse et à large bande à une pluralité de circuits informatiques slaves. Le bus de données inclut un ensemble de N-peu de registres principaux chargés par le processeur et le nombre de M de modules slaves, chaque module slave ayant un registre slave de données de N-peu. Le processeur peut séquentiellement charger les registres principaux de données et transférer les données à un module slave choisi d'une façon de rond-merle. Un transfert à grande vitesse des données est de ce fait réalisé.