A circuit configuration and a method for accelerating aging in an MRAM, in which additional circuit are provided in order to feed a higher current into a control line of a memory cell which is located nearer the soft-magnetic layer. A second transistor is inserted in parallel with the driver transistors, which form a first control unit. The second transistor supplies a current through the control line located nearer the soft-magnetic layer. The second transistor can drive a higher current through the control line and can be activated in a test mode.

Une configuration de circuit et une méthode pour accélérer le vieillissement dans un MRAM, dans lequel le circuit additionnel sont fournis afin d'introduire un courant plus élevé dans une ligne de commande d'une cellule de mémoire qui est localisée plus près la couche doux-magnétique. Un deuxième transistor est inséré parallèlement aux transistors de conducteur, qui forment une première unité de commande. Le deuxième transistor fournit un courant par la ligne de commande localisée plus près la couche doux-magnétique. Le deuxième transistor peut conduire un courant plus élevé par la ligne de commande et peut être activé en mode d'essai.