A built-in self test (BIST) for a multi-port compact sRAM (CsRAM) uses a BIST controller which operates at the speed of the system, while the CsRAM is tested at the memory speed. The circuitry for testing allows multiple random accesses of the CsRAM per system clock cycle. In this way, timing-related defects in the CsRAM can be detected. The CsRAM is virtually partitioned into "k" sections, the sections being tested simultaneously from different ports with identical and complementary test data. A conventional (BIST) controller can be used with minimal addition of hardware in a collar arranged around the memory array.

Μια ενσωματωμένη μόνη δοκιμή (BIST) για έναν πολυ-λιμένα συμπαγές sRAM (CsRAM) χρησιμοποιεί έναν ελεγκτή BIST που αναπτύσσει δραστηριότητες με την ταχύτητα του συστήματος, ενώ το CsRAM εξετάζεται με την ταχύτητα μνήμης. Τα στοιχεία κυκλώματος για τη δοκιμή επιτρέπουν τις πολλαπλάσιες τυχαίες προσβάσεις του CsRAM ανά κύκλο ρολογιών συστημάτων. Κατ' αυτό τον τρόπο, οι συγχρονισμός-σχετικές με το ατέλειες στο CsRAM μπορούν να ανιχνευθούν. Το CsRAM χωρίζεται ουσιαστικά στα τμήματα "Κ", τα τμήματα που εξετάζονται ταυτόχρονα από τους διαφορετικούς λιμένες με τα ίδια και συμπληρωματικά στοιχεία δοκιμής. Ένας συμβατικός ελεγκτής (BIST) μπορεί να χρησιμοποιηθεί με την ελάχιστη προσθήκη του υλικού σε ένα περιλαίμιο που τακτοποιείται γύρω από τη σειρά μνήμης.

 
Web www.patentalert.com

< (none)

< Method and system for sampling rate conversion in digital audio applications

> Selection and bundling method for random length materials

> (none)

~ 00058