A method of design for testability using scan FF identification of this invention eases generation of test sequences as compared with conventional technique. An FF relation graph is generated from an integrated circuit, FFs having self loops are recognized in the FF relation graph, and all FFs are replaced with scan FFs. FFs not having self loops are sorted in accordance with a predetermined evaluation function indicating the degree of relation with difficulty in generating test sequences. For example, a function indicating the degree of relation with a balanced reconvergence structure is used as the evaluation function. In a sort order thus obtained, with regard to each FF not having self loops, it is determined whether or not the integrated circuit has an n-fold line-up structure in assuming the FF is replaced with a non-scan FF, thereby identifying scan FFs.

Метод конструкции для testability используя идентификацию ff развертки этого вымысла облегчает поколение последовательностей испытаний по сравнению с обычным методом. Диаграмма отношения ff произведена от интегрированной цепи, FFs имея петли собственной личности в диаграмме отношения ff, и все FFs заменено с разверткой ФФс. ФФс не имея собственную личность, котор петли сортированы в соответствии с предопределенной функцией оценки показывая степень отношения с затруднением в производить последовательности испытаний. Например, функция показывая степень отношения с balanced структурой reconvergence использована как функция оценки. В заказе вида таким образом полученном, with regard to каждый ff не имея петли собственной личности, обусловлено имеет ли или не интегрированная цепь н-skladyvaet структуру компановки в принимать ff заменена с нон-prosmatrivaet ff, таким образом определяющ развертку FFs.