A data fetching control mechanism of a host chipset is disclosed for determining a fetch size to fetch data from a memory subsystem of a computer system. Such a data fetching control mechanism comprises input logics coupled to receive variables of a read command, a bus frequency, a bus data width from a bus device; and an index table which generates fetch values indicating fetch sizes of data to be fetched from a memory subsystem on one side of a host chipset, via a primary bus, for the bus device on the other side of the host chipset, via a secondary bus.

Een mechanisme van de gegevens halend controle van een gastheer wordt chipset onthuld voor het bepalen van een haalgrootte om gegevens van een geheugensubsysteem van een computersysteem te halen. Een dergelijk mechanisme van de gegevens halend controle bestaat input uit logica die wordt gekoppeld om variabelen van een gelezen bevel, een busfrequentie, een breedte van busgegevens van een busapparaat te ontvangen; en een indexlijst die haalwaarden produceert die haal op grootte van gegevens die van een geheugensubsysteem wijzen aan één kant van een gastheer chipset, via een primaire bus, voor het busapparaat aan de andere kant van de gastheer chipset, via een secundaire bus moeten worden gehaald.