The present invention provides a circuit for writing a particular sized data word from a common input to a number of individual memory cells in a memory array and reading a particular sized data word from the individual memory cells to a common output. The size of the word written to the memory cells can be larger, smaller or the same as the size of the word read from the memory array. The present invention uses a multi-bit write counter to distribute a write timing signal to a number of multiplexer blocks and a multi-bit read counter to distribute a read timing signal to a number of sense amplifier blocks. Each of the multiplexer blocks receives both a data input signal from the common input and the write timing signal continuously when the circuit is in operation. Each of the sense amplifier blocks receives data from the memory array and a read timing signal at all times. When a particular read timing signal is present at a sense amplifier, the output signal containing a fixed width data word is received from one or more of the corresponding memory arrays and is presented to the common output. The present invention reduces the number of internal signal lines necessary to implement the control function and allows for easy modification to both read and write multiple width words to and from the memory array.

La presente invenzione fornisce un circuito per la scrittura della parola di dati graduata particolare da un input comune ad un certo numero di diverse cellule di memoria in un allineamento di memoria e la lettura della parola di dati graduata particolare dalle diverse cellule di memoria ad un'uscita comune. Il formato della parola scritta alle cellule di memoria può essere più grande, più piccolo o lo stesso come il formato della parola ha letto dall'allineamento di memoria. La presente invenzione usa una multi-punta scrive al contrario di distribuisce un segnale cronometrante di scrittura ad un certo numero di blocchetti del multiplexor e una multi-punta colta al contrario di distribuisce un segnale cronometrante colto ad un certo numero di blocchetti dell'amplificatore di senso. Ciascuno dei blocchetti del multiplexor riceve continuamente sia un segnale dell'immissione dei dati dall'input comune che il segnale cronometrante di scrittura quando il circuito è in funzione. Ciascuno dei blocchetti dell'amplificatore di senso riceve sempre i dati dall'allineamento di memoria e da un segnale cronometrante colto. Quando un segnale cronometrante colto particolare è presente ad un amplificatore di senso, il segnale in uscita che contiene una parola di dati fissa di larghezza è ricevuto da uno o più degli allineamenti corrispondenti di memoria ed è presentato all'uscita comune. La presente invenzione riduce il numero di segnali interni necessari per effettuare la funzione di controllo e tiene conto modifica facile sia al colto a che scrive le parole multiple di larghezza a e da l'allineamento di memoria.