An interface is provided between a digital signal processor or the like and an output encoder or the like that is capable of counting a system clock of the digital signal processor, generally having a higher clock rate, with respect to at least one or more clocks generally having a lower clock rate. The digital signal processor system clock is passed to the interface that has at least one or more counters. When the accumulation of the system clock reaches a corresponding number of the other clocks, a domain module in the output encoder is triggered, and the corresponding clock counters are reset. The interface may be implemented as a software modeling routine suitable for utilization by a digital signal processor simulator to facilitate complete whole cycle simulation in which multiple clocks having various clock rates may be simulated and compared with a behavior reference. The interface provides cycle-by-cycle comparison of the clocks in an asynchronous domain. The output encoder may be compliant with an International Elector-technical Commission standard such as an audio encoder standard.

Uma relação é fornecida entre um processador do sinal digital ou o gosto e um codificador da saída ou o gosto que é capaz de contar um pulso de disparo do sistema do processador do sinal digital, geralmente tendo uma taxa de pulso de disparo mais elevada, com o respeito a ao menos um ou mais pulso de disparo geralmente que tem uma taxa de pulso de disparo mais baixa. O pulso de disparo do sistema de processador do sinal digital é passado à relação que tem ao menos um ou mais contador. Quando a acumulação do pulso de disparo do sistema alcança um número correspondente dos outros pulsos de disparo, um módulo do domínio no codificador da saída está provocado, e os contadores de pulso de disparo correspondentes são restaurados. A relação pode ser executada como um software que modela apropriado rotineiro para a utilização por um simulador do processador do sinal digital facilitar a simulação inteira completa do ciclo em que os pulsos de disparo múltiplos que têm várias taxas de pulso de disparo podem ser simulados e comparado com uma referência do comportamento. A relação fornece a comparação do ciclo-por-ciclo dos pulsos de disparo em um domínio assíncrono. O codificador da saída pode ser compliant com um padrão Eleitor-técnico internacional do commission tal como um padrão audio do codificador.