A processor having a hashed and partitioned register file includes at least one execution unit, an instruction sequencing unit coupled to the execution unit, and a plurality of registers coupled to the execution unit. The plurality of registers are partitioned into a plurality of groups, such that registers within each group can store only data having associated addresses within a respective one of a plurality of subsets of an address space.

Un processor che ha una lima hashed e divisa del registro include almeno un'unità di esecuzione, un'unità ordinante di istruzione accoppiata all'unità di esecuzione e una pluralità di registri accoppiati all'unità di esecuzione. La pluralità di registri è divisa in una pluralità di gruppi, tali che i registri presso ogni gruppo possono memorizzare soltanto i dati che associano gli indirizzi all'interno di rispettivo di una pluralità di sottoinsiemi di uno spazio per l'indirizzo.