A method and a related program storage product for adding decoupling capacitance in an integrated circuit during the floor planning stage of the integrated circuit design. The invention overlay a power grid on the floor plan and then divides the power grid into regions or macros. For each region or macro, a support decoupling capacitance value required to support a voltage of the power grid and a native capacitance value are determined. Based on those values, a required decoupling capacitance value along with its decoupling capacitance area is determined. The design is then alternated based on the decoupling capacitance area.

Um método e um produto relacionado do armazenamento do programa para adicionar a capacidade decoupling em um circuito integrado durante o estágio de planeamento do assoalho do projeto do circuito integrado. A folha de prova da invenção uma grade do poder na planta de assoalho e divide então a grade do poder em regiões ou em macros. Para cada região ou macro, um valor decoupling da capacidade da sustentação requerido para suportar uma tensão da grade do poder e de um valor nativo da capacidade é determinado. Baseado naqueles valores, um valor decoupling requerido da capacidade junto com sua área decoupling da capacidade é determinado. O projeto é alternado então baseado na área decoupling da capacidade.

 
Web www.patentalert.com

< Method of file system recovery logging

< Operating system hang detection and correction

> Method and system for fault isolation for PCI bus errors

> Method and apparatus for accelerating instruction fetching for a processor

~ 00061