For use in a processor having a floating point execution core, logic circuitry for, and a method of, converting negative numbers from integer notation to floating point notation. In one embodiment, the logic circuitry includes: (1) a one's complementer that receives a number in integer notation and inverts the received number to yield an inverted number, (2) a leading bit counter, coupled to the one's complementer, that counts leading bits in the inverted number to yield leading bit data, (3) a shifter, coupled to the one's complementer and the leading bit counter, that normalizes the inverted number based on the leading bit data to yield a shifted inverted number, (4) an adder, coupled to the shifter, that increments the shifted inverted number to yield a fractional portion of the received number in floating point notation and overflow data, the adder renormalizing the fractional portion based on the overflow data and (5) exponent generating circuitry, coupled to the leading bit counter and the adder, that generates an exponent portion of the received number in floating point notation as a function of the leading bit data and the overflow data.

Für Gebrauch in einem Prozessor, der einen Gleitkommadurchführung Kern hat, numeriert Logikschaltkreis für und eine Methode von, umwandelndes Negativ von Ganzzahl Darstellung zu Gleitkommadarstellung. In einer Verkörperung schließt der Logikschaltkreis ein: (1) ein irgendjemandes Complementer, der eine Zahl in der Ganzzahl Darstellung empfängt und die empfangene Zahl umkehrt, um eine umgekehrte Zahl zu erbringen, (2) ein führender Spitze Kostenzähler, verbunden zum irgendjemandes Complementer, der führende Spitzen in der umgekehrten Zahl zählt, um führende Spitze Daten zu erbringen, (3) ein Schieber, verbunden zum irgendjemandes Complementer und zum führenden Spitze Kostenzähler, der die umgekehrte Zahl normalisiert, die auf den führenden Spitze Daten basiert, um eine verschobene umgekehrte Zahl zu erbringen, (4) eine Additionsmaschine, verbunden zum Schieber, daß Stufensprünge die verschobene umgekehrte Zahl, zum eines Bruchteils der empfangenen Zahl in der Gleitkommadarstellung und der Sammeldaten, die Additionsmaschine zu erbringen, die renormalizing ist den Bruchteil gegründet auf den Sammeldaten und (5) -exponenten, die den Schaltkreis, verbunden zum führenden Spitze Kostenzähler und zur Additionsmaschine erzeugt, die einen Exponentteil der empfangenen Zahl in der Gleitkommadarstellung als Funktion der führenden Spitze Daten und der Sammeldaten erzeugt.

 
Web www.patentalert.com

< I2C/SMBus start-stop detecting circuit that reduces the likelihood of stalling the bus due to glitches on the data line

< Signal processing architecture

> Efficient integrated circuit layout for improved matching between I and Q paths in radio receivers

> Dynamic replacement technique in a shared cache

~ 00061