The present invention provides a memory configuration that is comprised of a memory controller, a single central switch, a data bus that is electrically coupled to the memory controller and the central switch, and a plurality of N memory modules, where each of the plurality of N memory modules is radially connected to the central switch by a corresponding memory module bus. The central switch is physically located on the motherboard and helps to provide in combination with the parallel connection of the memory modules, a point to point bus between the memory controller and the memory device on the memory module. The memory modules are field replaceable units and are electrically isolated from each other for use in high availability fault tolerant systems.

La presente invenzione fornisce una configurazione di memoria che è contenuta un regolatore di memoria, un singolo interruttore centrale, un canale omnibus di dati che è accoppiato elettricamente al regolatore di memoria ed all'interruttore centrale e una pluralità di moduli di memoria di N, in cui ciascuna della pluralità di moduli di memoria di N è collegata radialmente all'interruttore centrale in bus corrispondente del modulo di memoria. L'interruttore centrale è posizionato fisicamente sulla cartolina base e contribuisce a fornire congiuntamente al collegamento parallelo dei moduli di memoria, un punto al bus del punto fra il regolatore di memoria ed il dispositivo di memoria sul modulo di memoria. I moduli di memoria sono unità sostituibili sul posto ed elettricamente sono isolati da a vicenda per uso nei sistemi tolleranti dell'alto difetto di disponibilità.