A method and apparatus for improved race detection and expression is disclosed. The race detection method and apparatus disclosed herein detects races statically by analyzing the circuits, which are usually written in a hardware description language (HDL), such as VHDL or Verilog. Compared with known simulation approaches, the inventive method and apparatus has at least the following advantages: no test vectors are required; all potential races can be detected; and in simulator approaches, if the right test vectors are not provided, then the races cannot be found (the invention avoids this last constraint).

Eine Methode und ein Apparat für verbesserte Rennenabfragung und -ausdruck wird freigegeben. Die Rennenabfragung Methode und der Apparat, die hierin freigegeben wird, ermittelt Rennen statisch, indem sie die Stromkreise analysieren, die normalerweise in eine Kleinteilbeschreibung Sprache (HDL), wie VHDL oder Verilog geschrieben werden. Verglichen mit bekannten Simulation Annäherungen, hat die erfinderische Methode und der Apparat mindestens die folgenden Vorteile: keine Testvektoren werden angefordert; alle möglichen Rennen können ermittelt werden; und in den Simulatorannäherungen, wenn die rechten Testvektoren nicht zur Verfügung gestellt werden, dann können die Rennen nicht gefunden werden (die Erfindung vermeidet diese letzte Begrenzung).