A method for automatically generating a behavior model description of a circuit that is used with a simulator and a logic verification apparatus. An interface description defining the state transition of input/output signals of a logic circuit module at clock cycle accuracy and a functional description defining the processing function of signals or data of the logic circuit module as a program function are read, and a logic behavior model description of a circuit defining in-circuit behavior and a state transition of input/output signal at clock cycle accuracy is automatically generated.

Un método para automáticamente generar una descripción del modelo del comportamiento de un circuito que se utiliza con un simulador y un aparato de la verificación de la lógica. Una descripción del interfaz que define la transición del estado de las señales de la entrada-salida de un módulo de circuito de lógica en la exactitud del ciclo de reloj y una descripción funcional que define la función de proceso de señales o de datos del módulo de circuito de lógica como función del programa se leen, y una descripción del modelo del comportamiento de la lógica de un circuito que define comportamiento in-circuit y de una transición del estado de la señal de la entrada-salida en la exactitud del ciclo de reloj se genera automáticamente.