A data processing system (1300) is provided with a digital signal processor (DSP) (1301) that has an instruction set architecture (ISA) that is optimized for intensive numeric algorithm processing. The DSP has dual load/store units (.D1, .D2) connected to dual memory ports (T1, T2) in a level one data cache memory controller (1720a). The DSP can execute two aligned data transfers each having a length of one byte, two bytes, four bytes, or eight bytes in parallel by executing two load/store instructions. The DSP can also execute a single non-aligned data transfer having a length of four bytes or eight bytes by executing a non-aligned load/store instruction that utilizes both memory target ports.

Ein Datenverarbeitungssystem (1300) wird mit einem Prozessor des digitalen Signals (DSP) versehen (1301), das der eine Befehlsatzarchitektur (ISA) hat die für die intensive numerische Algorithmusverarbeitung optimiert wird. Das DSP hat die Doppelload/store Maßeinheiten (D1, D2) angeschlossen an Doppelgedächtnistore (T1, T2) in einem Daten-Cachespeichersteuerpult des Niveaus eins (1720a). Das DSP kann zwei ausgerichtete Datenübertragungen jede durchführen, die eine Länge von einem Byte, von zwei Bytes, von vier Bytes oder von acht Bytes in der Ähnlichkeit hat, indem es zwei load/store Anweisungen durchführt. Das DSP kann eine einzelne non-aligned Datenübertragung auch durchführen, die eine Länge von vier Bytes oder von acht Bytes, indem es eine non-aligned load/store Anweisung hat durchführt, die beide Gedächtniszieltore verwendet.