An integrated circuit device includes a clock generator having a primary
input for coupling to a primary reference frequency source, a secondary
input for coupling to a secondary reference frequency source, and an
output that produces a primary digital transceiver clock signal having a
frequency of chiprate (S)(n) in a primary mode, and a secondiary digital
transceiver clock signal having a frequency of chiprate in a secondary
power saving mode. A chiprate divider connected to the output of the clock
generator produces a primary mode enable signal that has a frequency of
chiprate when in a primary mode. A long PN generator and a short PN
generator each have a clock input that is coupled to the output of the
clock generator. A first multiplexer output produces the primary mode
enable signal in a primary mode, and the secondary mode enable signal in a
secondary mode. A clock calibrator measures the frequency difference
between 1/(S)(n) times the frequency of the primary digital transceiver
clock signal and the frequency of the secondary digital transceiver clock
signal as a function of time. A secondary mode timer indicates the amount
of time the secondary mode is in effect. A controller calculates the
cumulative resluting frequency error, and produces a signal for advancing
or retarding a master timer to reduce the frequency error between the long
PN generator and the short PN generator on the one hand, and the CDMA
network time on the other hand.
Приспособление интегрированной цепи вклюает генератор часов имея первичныа затраты для соединять к первичному источнику частоты справки, вторичный входной сигнал для соединять к вторичному источнику частоты справки, и выход который производит первичный цифровой сигнал часов приемопередатчика имея частоту chiprate (S)(n) в первичном режиме, и secondiary цифровой сигнал часов приемопередатчика имея частоту chiprate в вторичном режиме сбережения силы. Рассекатель chiprate соединенный к выходу генератора часов производит главным образом режим разрешающий сигнал имеет частоту chiprate когда в главным образом режиме. Длинний генератор pn и скоро генератор каждое pn имеют входной сигнал часов соединен к выходу генератора часов. Первый выход мультиплексора производит первичный режим разрешающий сигнал в первичном режиме, и вторичный режим разрешающий сигнал в вторичном режиме. Калибратор часов измеряет разницу в частоты между 1/(S)(n) временами частота первичного цифрового сигнала часов приемопередатчика и частота вторичного цифрового сигнала часов приемопередатчика как функция времени. Вторичный отметчик времени режима показывает количество времени вторичный режим in effect. Регулятор высчитывает кумулятивную resluting ошибку частоты, и производит сигнал для выдвигать или задерживать мастерский отметчик времени в развитии для того чтобы уменьшить ошибку частоты между длинним генератором pn и скоро генератором pn on the one hand, и время сети CDMA с другой стороны.
