The system synthesizer of the present invention is provided for
synthesizing a system containing from a system description, the system
description containing a permanent connection statement describing an
access from a first circuit to a memory element in an interface circuit,
and a behavioral sequential operation statement describing the operation
of a second circuit which contains an access from the second circuit to
the memory element in the interface circuit. The system synthesizer
comprises: a separator for separating the permanent connection statement
from the behavioral sequential operation statement; a determining
processing unit for determining whether a variable in the system
description is ans interface variable indicating the memory element in the
interface circuit; an interface circuit synthesizer for synthesizing the
interface circuit from the permanent connection statement separated by the
separator; a behavior synthesizer for synthesizing a sequential operation
circuit from the behavioral sequential operation statement separated by
the separator; a merging processing unit for merging the interface circuit
with the sequential operation circuit via the memory element indicated by
the interface variable; and a mergence result output device for outputting
the system produced by the merging processing unit in a hardware
description language.
El sintetizador del sistema de la actual invención se proporciona para sintetizar un sistema que contiene de una descripción de sistema, la descripción de sistema que contiene una declaración permanente de la conexión que describe un acceso de un primer circuito a un elemento de la memoria en un circuito de interfaz, y una declaración del comportamiento de la operación secuencial que describe la operación de un segundo circuito que contenga un acceso del segundo circuito al elemento de la memoria en el circuito de interfaz. El sintetizador del sistema abarca: un separador para separar la declaración permanente de la conexión de la declaración del comportamiento de la operación secuencial; una unidad de proceso de determinación para determinarse si una variable en la descripción de sistema es variable del interfaz de la American National Standard que indica el elemento de la memoria en el circuito de interfaz; un sintetizador del circuito de interfaz para sintetizar el circuito de interfaz de la declaración permanente de la conexión se separó por el separador; un sintetizador del comportamiento para sintetizar un circuito de la operación secuencial de la declaración del comportamiento de la operación secuencial se separó por el separador; una unidad de proceso de combinación para combinar el circuito de interfaz con el circuito de la operación secuencial vía el elemento de la memoria indicado por la variable del interfaz; y un dispositivo de salida del resultado del mergence para hacer salir el sistema produjo por la unidad de proceso de combinación en un idioma descriptivo del hardware.
