A method, an apparatus, and a computer program product for reducing simulation time taken by a CPU during signal integrity analysis are disclosed. In the method, a circuit network is provided for similuation having a number of transistors. Preferably, the provided circuit network is an ANDAP, SPICE, or AS/X net. A simplified circuit network having a reduced number of transistors is generated from the provided circuit network. Transistors in the provided circuit network having the same channel length and being configured in parallel are replaced by a single transistor having corresponding aggregate characteristics for the replaced transistors. The provided circuit network is then simulated using the simplified circuit network.

Показаны метод, прибор, и продукт компьутерной программы для уменьшения времени имитации принятого C P U во время анализа герметичности сигнала. В методе, сеть цепи обеспечена для similuation имея несколько транзисторы. Предпочтительн, обеспеченной сетью цепи будет сеть ANDAP, СПЕЦИИ, или AS/X. Упрощанная сеть цепи имея уменьшенный количество транзисторов произведена от обеспеченной сети цепи. Транзисторы в обеспеченной сети цепи имея такую же длину канала и будучи устанавливанными параллельно заменены одиночным транзистором имея соответствуя агрегатные характеристики для замененных транзисторов. Обеспеченная сеть цепи после этого сымитирована использующ упрощанную сеть цепи.