A methodology for automatic validation of integrated circuit (IC) test hardware that is performed during extraction of the test hardware. Signal connectivity between output test ports of one or more test control blocks and serially-connected scan latches of the test hardware is automatically validated, as is inter-connectivity between the serially-connected scan latches. Every instance to which a test signal and a test data signal at an output test port (both test signal and test data ports) of a test control block fans out to is traversed until a scan latch is reached in order to provide electrical and functional verification of the test hardware.

Una metodologia per la convalida automatica dei fissaggi della prova del circuito integrato (IC) che sono effettuati durante l'estrazione dei fissaggi della prova. La connettività del segnale fra gli orificii della prova di uscita di uno o più blocchetti di controllo della prova e fermi di serie-collegati di esplorazione dei fissaggi della prova è convalidata automaticamente, come è la inter-connettività fra i fermi di serie-collegati di esplorazione. Ogni caso a cui un segnale della prova e un segnale di dati di prova ad un orificio della prova di uscita (sia i dati del segnale della prova che di prova ports) di un blocchetto di controllo della prova smazza fuori è attraversato fino a raggiungere un fermo di esplorazione per fornire la verifica elettrica e funzionale dei fissaggi della prova.