An objective is to provide information processing device and electronic equipment that is capable of transferring data rapidly while using start-stop synchronization. A communication section (142) comprised within a microcomputer (140) comprises a frequency division circuit (146) that divides a BCLK signal to generate an SMC1 signal (a clock signal for sampling each bit of data sent by start-stop synchronization) and a send/receive circuit (144) for transmitting data based on SMC1. The communication section (142) supplies the BCLK signal to a debugging tool (150) as a signal for enabling a frequency division circuit (156) to generate another signal SMC2. A division ratio control section (158) changes a division ratio FD2 in accordance with the frequency of BCLK and transfers division ratio data to the communication section (142), and the division ratio control section (148) changes a division ratio FD1 in the frequency division circuit (146) based on this division ratio data. This ensures that data can always be transferred at the most suitable fast communication speed. The BCLK signal can also be used as a sampling clock signal for trace data in user program execution mode.

Un obiettivo è fornire il dispositivo di elaborazione dell'informazione e l'apparecchiatura elettronica che è capace di trasferimento dei dati velocemente mentre usando la sincronizzazione in start-stop. Una sezione di comunicazione (142) contenuta all'interno di un microcomputer (140) contiene un circuito di divisione di frequenza (146) che dividono un segnale di BCLK generare SMC1 un segnale (un segnale dell'orologio per la campionatura dell'ogni punta dei dati trasmessi da sincronizzazione in start-stop) e un circuito send/receive (144) per i dati trasmettenti basati su SMC1. La sezione di comunicazione (142) fornisce il segnale di BCLK ad un attrezzo mettente a punto (150) come segnale per permettere ad un circuito di divisione di frequenza (156) di generare un altro segnale SMC2. Una sezione di controllo di rapporto di divisione (158) cambia un rapporto di divisione FD2 in conformità con la frequenza di BCLK e trasferisce i dati di rapporto di divisione alla sezione di comunicazione (142) e la sezione di controllo di rapporto di divisione (148) cambia un rapporto di divisione FD1 nel circuito di divisione di frequenza (146) basato su questi dati di rapporto di divisione. Ciò si accerta che i dati possano essere trasferiti sempre alla velocità di comunicazione veloce più adatta. Il segnale di BCLK può anche essere usato come segnale dell'orologio di campione per i dati della traccia nel modo di esecuzione di programma applicativo.